Western-VIA 搭載パラレルI/O基板 完成品 [VIA6522-6800-FP-WD]
Western-VIA 搭載パラレルI/O基板 完成品
[VIA6522-6800-FP-WD]
販売価格: 18,000円(税別)
(税込: 19,800円)
在庫わずか
商品詳細
6502系CPU用に開発された伝説的なパラレルインターフェースLSI「VIA6522」と、6800系パラレルインターフェースLSI PIA6821の両方を搭載したパラレルインターフェースカードです。
実装するVIA6522 チップは、ウェスタンデザインセンター社(Western Design Center)製のVIA W65C22です。
ウェスタンデザインセンター社は、MOS6502の開発元であるモステクノロジー社の元員 Bill Menschが1978年に設立した米国の半導体メーカー です。
ウェスタンデザインセンター社は、現在もMOS6502系のCPUや周辺LSIを設計・販売している伝説的な企業です。
半導体の製造は、TSMC等へ委託製造しています。
オリジナルのVIA MOS6522は、AppleIII、BBC Micro、初代Macintoshに使用された伝説的なI/O LSIです。
VIA6522は、8bitパラレルインターフェース2式と、タイマー機能を内蔵しています。
PIA6821は、8bitパラレルインターフェース2式を内蔵しています。
基板上のジャンパーピンを切り替える事で、ERIS6800 CPU基板に2枚の「VIA6522-6800-FP-WD」基板を実装できます。
26Pフラットケーブルで、ジャンパー基板と接続して、ブレイクアウト基板としてブレッドボード等に組んだ回路と接続できます。
ERIS6800は、同じ種類のI/Oインターフェース基板を最大2枚まで増設できます。
ERIS6800は、異なる種類のI/Oインターフェース基板を最大4枚まで増設できます。
増設例：1
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板
・VIA 6522 パラレルI/O基板
増設例：2
・PIA 6821 パラレルI/O基板 アドレス設定 1
・PIA 6821 パラレルI/O基板 アドレス設定 2
・PPI 8255 パラレルI/O基板
・VIA 6522 パラレルI/O基板
増設例：3
・VIA 6522 パラレルI/O基板 アドレス設定 1
・VIA 6522 パラレルI/O基板 アドレス設定 2
・PPI 8255 パラレルI/O基板
・PIA 6522 パラレルI/O基板
増設例：4
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板 アドレス設定 1
・PIA 6821 パラレルI/O基板 アドレス設定 2
ERIS6800の最大構成では、パラレルI/O基板 4枚 + MAI基板 1枚の合計5枚の基板を増設できます。
最大構成例
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板
・VIA 6522 パラレルI/O基板
・MAI基板 メモリ・アクセス・インジケーター
入出力コネクタ：26ピンコネクタで8biit ポート ｘ3個と電源線を接続します。
ERIS6800用インターフェース基板間で共通仕様になっています。
実験に便利な、ジャンパー接続基板(ブレイクアウト端子)を用意しています。
Legacy8080の26P I/Oコネクタと互換性があります。
実装VIAの仕様：オリジナルVIA MOS6522の互換品 ウェスタンデザインセンター社製 W65C22 を実装します。
実装PIAの仕様：6821互換品のPIAを実装します。製造メーカーの指定はできません。
VIA+PIA基板の大きさ 横幅：10cm、奥行：6.5cm、高さ：3cm （突起部含む）
付属品
・I/O基板、周辺基板を重ねて実装するためのスペーサー 2個
・スタック接続コネクタピンの保護カバー(緑色) 1個
・PDF版のマニュアル
（初期に付属するのは暫定版のマニュアルになります。正式版が完成しだい配布します。）
納期
・在庫表示が有る場合の標準納期は、ご注文(お支払い確認)より1週間です。
・完成品が在庫切れになると、自動的に「受注生産」表示に切り替わります。
・受注生産の表示が有る場合は、納期に4週間ほどかかる場合があります。
・正確な納期は、ご注文後にご連絡いたします。
その他事項
・本製品の仕様、販売価格を予告なく変更する場合があります
実装するVIA6522 チップは、ウェスタンデザインセンター社(Western Design Center)製のVIA W65C22です。
ウェスタンデザインセンター社は、MOS6502の開発元であるモステクノロジー社の元員 Bill Menschが1978年に設立した米国の半導体メーカー です。
ウェスタンデザインセンター社は、現在もMOS6502系のCPUや周辺LSIを設計・販売している伝説的な企業です。
半導体の製造は、TSMC等へ委託製造しています。
オリジナルのVIA MOS6522は、AppleIII、BBC Micro、初代Macintoshに使用された伝説的なI/O LSIです。
VIA6522は、8bitパラレルインターフェース2式と、タイマー機能を内蔵しています。
PIA6821は、8bitパラレルインターフェース2式を内蔵しています。
基板上のジャンパーピンを切り替える事で、ERIS6800 CPU基板に2枚の「VIA6522-6800-FP-WD」基板を実装できます。
26Pフラットケーブルで、ジャンパー基板と接続して、ブレイクアウト基板としてブレッドボード等に組んだ回路と接続できます。
ERIS6800は、同じ種類のI/Oインターフェース基板を最大2枚まで増設できます。
ERIS6800は、異なる種類のI/Oインターフェース基板を最大4枚まで増設できます。
増設例：1
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板
・VIA 6522 パラレルI/O基板
増設例：2
・PIA 6821 パラレルI/O基板 アドレス設定 1
・PIA 6821 パラレルI/O基板 アドレス設定 2
・PPI 8255 パラレルI/O基板
・VIA 6522 パラレルI/O基板
増設例：3
・VIA 6522 パラレルI/O基板 アドレス設定 1
・VIA 6522 パラレルI/O基板 アドレス設定 2
・PPI 8255 パラレルI/O基板
・PIA 6522 パラレルI/O基板
増設例：4
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板 アドレス設定 1
・PIA 6821 パラレルI/O基板 アドレス設定 2
ERIS6800の最大構成では、パラレルI/O基板 4枚 + MAI基板 1枚の合計5枚の基板を増設できます。
最大構成例
・PPI 8255 パラレルI/O基板 アドレス設定 1
・PPI 8255 パラレルI/O基板 アドレス設定 2
・PIA 6821 パラレルI/O基板
・VIA 6522 パラレルI/O基板
・MAI基板 メモリ・アクセス・インジケーター
入出力コネクタ：26ピンコネクタで8biit ポート ｘ3個と電源線を接続します。
ERIS6800用インターフェース基板間で共通仕様になっています。
実験に便利な、ジャンパー接続基板(ブレイクアウト端子)を用意しています。
Legacy8080の26P I/Oコネクタと互換性があります。
実装VIAの仕様：オリジナルVIA MOS6522の互換品 ウェスタンデザインセンター社製 W65C22 を実装します。
実装PIAの仕様：6821互換品のPIAを実装します。製造メーカーの指定はできません。
VIA+PIA基板の大きさ 横幅：10cm、奥行：6.5cm、高さ：3cm （突起部含む）
付属品
・I/O基板、周辺基板を重ねて実装するためのスペーサー 2個
・スタック接続コネクタピンの保護カバー(緑色) 1個
・PDF版のマニュアル
（初期に付属するのは暫定版のマニュアルになります。正式版が完成しだい配布します。）
納期
・在庫表示が有る場合の標準納期は、ご注文(お支払い確認)より1週間です。
・完成品が在庫切れになると、自動的に「受注生産」表示に切り替わります。
・受注生産の表示が有る場合は、納期に4週間ほどかかる場合があります。
・正確な納期は、ご注文後にご連絡いたします。
その他事項
・本製品の仕様、販売価格を予告なく変更する場合があります